论文部分内容阅读
在信息技术快速发展的今天,大幅增加的数据信息量,使得人们对信息传输速率提出了更高的要求。由于自身技术的缺陷,传统I/O接口电路越来越不能满足这种需求。鉴于这种情况,急切需要一种新的接口技术来提供更高的数据传输速率,并且兼具噪声低、功耗低、成本低等优势。而具有高速、低功耗、低噪声及低成本的低压差分信号传输(LVDS:Low Voltage Differential Signaling)新技术为这一问题的解决带来了可能。本文在对高速接口电路深入研究的基础上,设计一种高速LVDS串行接口发送端电路。电路整体结构包括:LVDS主体驱动电路、并串转换电路、单端转差分电路、带隙基准电路、电压-电流转换电路。LVDS主体驱动电路将CMOS信号转换成LVDS信号,并为信号传输提供驱动能力。分析比较LVDS驱动器不同实现方式的优缺点,选择合适的电路结构设计该电路,采用一种新的共模反馈电路,通过反馈电压直接调节输出共模电压,与一般间接调节模式相比,这种新的调节模式对输出共模电压的稳定更加直接有效。并串转换功能由两部分来实现,在数字域,输入的10路并行信号经过两个5:1MUX电路,转换成2路并行信号,再经过模拟域基于CML结构的2:1MUX电路,实现电路的并串转换,这种设计方式避开数字传输能力的限制,提高数据传输速率。单端转差分电路为驱动电路的信号预处理电路,将输入的单端信号转换成差分信号。带隙基准电压源和电压-电流转换电路作为发送端辅助电路。带隙基准电压源采用放大器钳位传统方式实现,同时在电路中引入曲率补偿电路,实现基准电压源的低温漂。基准电压源为共模反馈电路提供一个精准的参考电压,作为输出共模电压的参考值。电压-电流转换电路为驱动电路提供一个高精度的偏置电流。最后介绍了版图设计的基本流程及其设计中应注意的一些通用规则,基于TSMC 0.18 CMOS工艺完成发送端版图设计。采用Cadence Spectre仿真器,对各模块及整体发送端电路进行模拟仿真,并给出相对应仿真结果。仿真结果表明,基准输出电压为1.24V,在-40℃~125℃温度范围内,温度系数为3.02×10-6/℃,温漂较低。发送端能够正确实现10路并行信号到1路串行信号的转换,最高速率可以达到1.25Gbps,输出LVDS信号的共模电平稳定在1.24V左右,差分输出摆幅为230mV,达到设计要求。