论文部分内容阅读
本文重点设计了一款兼容MCS-51指令集系统的51内核，它包括微处理器和中断系统两部分。本设计在功能上可完成111条指令的逻辑功能以及22个中断源的中断仲裁。在微处理器设计方面，将CISC指令集系统微处理器设计技术与RISC系统微处理器架构设计技术相融合，提出了一种多周期指令和流水线技术相结合的方法，并设计了一款流水线实现的CISC指令集架构的微处理器。本设计分为三级流水线，包括取指级、译码级和执行级，取指级和译码级完成将指令码取出并对其译码的功能，执行级在一个时钟周期内完成取操作数、运算和写回三步操作，避免了数据冲突问题。运算单元的处理上采用了不恢复余数算法的除法器，提高计算速度。在中断系统的设计上，对22个中断源的中断仲裁采取分组并行、三级串行的仲裁电路。本文还搭建了针对内核的验证平台，对51指令集进行了功能验证，对流水线冲突等问题做了焦点验证，同时随机生成中断源对中断系统的进行了相应的功能验证。最后在SMIC0.13μm工艺下对设计进行了逻辑综合，其频率可达100MHz，面积为18.5万μm2。