MEMS地震检波器已经成为新一代高精度数字地震数据采集系统的核心部件,其优异的微弱信号检测能力使其能够胜任高精度勘探任务,因此逐渐成为地震检波器的发展趋势。作为MEMS地震检波器的核心技术部件之一,抽取滤波芯片是对前端伺服电路ASIC调制所产生的高速低位数据流进行数字滤波处理转换成低速高位数据流。本文主要工作即是设计出满足要求的抽取滤波器并以FPGA实现,首先介绍了MEMS地震检波器的背景及国内外研究现状,通过分析其对抽取滤波器的要求,提出了抽取滤波器的设计指标即设计要求。然后确定了抽取滤波器的整体架构,由以下三部分级联组成：①前端CIC滤波器,多倍数降采样及抗高频量化噪声混叠；②补偿FIR滤波器,补偿前端CIC滤波器造成的通带衰减,并进一步降采样；③末端等波纹FIR滤波器,完成系统精细滤波。接着通过Matlab仿真得到了满足设计指标的各级滤波器的参数,最后优化了CIC滤波器硬件实现结构,用FPGA实现了抽取滤波器的设计并通过了Modelsim仿真及板级调试。研究工作结果表明：①本文设计的抽取滤波器能够满足系统动态范围、信噪比、阻带衰减、通带纹波等性能指标；②本文优化了CIC滤波器的硬件实现结构,有效降低了系统功耗。