有限冲激响应(FIR,Finite Impulse Response)滤波器因其具有线性相位、精度高以及易于大规模集成等诸多优点而被广泛应用于数字信号处理领域。随着实时数字信号处理系统对运算速度、精度的要求越来越高,设计性能更好的FIR滤波器就成为当前研究的一个重要课题。本文深入探讨了FIR滤波器的基本理论和实现方法,以滤波器的硬件设计实现为平台、着重研究设计过程中所涉及的精度与速度两大问题。首先,基于FIR滤波器的基本原理讨论了三种滤波器的基本结构,并以项目实际需要为依据进行滤波器结构的选择。然后,根据所选择的乘法器与加法器结构,结合针对精度与速度的优化算法,满足了数字滤波器对精度、速度的要求。最后,具体设计了滤波器硬件实现的基本单元。本文考虑的优化技术主要涉及两个方面,一是用于确定滤波器系数的算法优化,二是滤波器硬件实现的结构优化。在系数优化方面,主要采用了两种技术:系数量化的有限字长效应的应对以及正则符号数(CSD,Canonic SignedDigit)编码技术;在结构优化方面,主要采取了两相滤波器结构、华莱士树型乘法器,并考虑了乘法器截断处理误差的补偿技术以及扩展符号位的消除技术。根据以上优化技术的研究,本文确定了满足要求的FIR滤波器系数的位长,对系数进行了CSD编码,采用华莱士树型乘法器和超前进位加法器实现了该FIR滤波器:在实现过程中采用了K-J Cho方法对经过截断处理的乘法器进行误差补偿,并有效消除了扩展的符号位,对FIR滤波器的精度、速度以及面积进行了有效的折中。文中还对所设计的滤波器进行了比较全面的验证,仿真结果表明了设计的正确性。以该FIR滤波器作为内插滤波器的DAC芯片已经流片成功。