论文部分内容阅读
现代科技飞速进步,对频率综合器低相噪、捷跳频、低杂散、小型化等高性能指标的追求也越来越强烈,本文基于这些研究热点对8mm频率合成器进行了研究探索。本文分析了常用的频率合成理论,首先基于DS+DDS的合成方案实现了X波段扫频源,其可输出中心频率11.75GHz,相邻频点跳频时间仅8ns,带宽75MHz~250MHz可调,扫频时间2~20ms可调的扫描信号,在相噪、频率分辨率、跳频时间及杂散抑制等指标都有优越表现,不足的是体积较大,且输出带宽较窄。根据上述结果,DS+DDS方案不适于实现较宽带输出的8mm频率源,因此考虑在设计中引入PLL,首先设计锁相环电路并验证了在环路参数合适情况下跳频500MHz所需优于10微秒,达到项目预定指标,然后据此提出改进的DDS+PLL方案,通过PLL代替多级倍频放大滤波实现尺寸的减小,并利用环路内置混频的方式降低分频比,减少锁相环路对相位噪声与杂散抑制度的恶化。最后根据改进方案对实现了8mm频率合成器的电路实现、调试及测试。根据测试结果,本文成功实现了8mm频率合成器,其输出频率33.9~36GHz;相位噪声优于-90.47dBc/Hz@1kHz,-99.46dBc/Hz@10kHz;杂散抑制度优于46dBc;输出功率约为0dBm;频率分辨率优于53Hz;跳频时间小于7微秒(33.9GHz跳频至36GHz)。在技术指标实现的基础上,本文进一步基于LTCC技术对关键电路模块实现了小型化探索,LTCC化后的电路基板尺寸相对之前减少了60%,为整个系统进一步的小型化制作带来了好处。