现场总线技术是目前自动控制领域最热门的技术之一。CAN (Controller Area Network)总线是重要的现场总线之一,遵从OSI模型,主要工作在物理层和数据链路层。CAN总线是一种全数字,多主机的异步串行总线,有着高效的报文过滤机制,错误检测机制,高速的远距离传输,以及便利的应用层接口等良好性能。目前CAN总线已在汽车工业、航空工业、工业控制等领域中得到广泛的应用,并正向更多的领域发展。目前市面上存在的都是标准定制的CAN控制器芯片,因此CAN总线设计的关键也就在于如何设计和使用它们。然而这些CAN控制器芯片接口固定,通用性差,不能兼容,且不易集成到已有的嵌入式系统中,若要实现额外功能还需外接电路。可将CAN控制器设计成软核,通过在单片FPGA中构建CAN总线系统来解决上述不足,同时还可在FPGA的剩余资源上集成其他自行设计的数字电路,可有效减少外围芯片的数量。本论文的重点是CAN控制器的前端设计,即用Verilog HDL语言完成CAN协议的物理层和数据链路层的RTL级设计,实现其功能,并且能够在FPGA开发平台Spartan 3E上通过仿真验证,证明其正确性。论文首先分析CAN2.0协议,并通过对现有的CAN控制器芯片的分析,确定本文的CAN控制器结构,将其分解为即相互独立又相互关联的功能模块,包括接口逻辑、寄存器模块和核心模块。再进一步阐述各功能模块的设计思想和设计流程。接口管理逻辑提供WISHBONE SOC与单片机两种可选的接口方式,满足各种设备的CAN总线接口设计方案。寄存器模块参照SJA1000进行设计。核心模块包括两部分:一是位流处理器,主要包括接收部分、发送部分、位填充、CRC校验、验收滤波、错误管理逻辑等;二是位时序逻辑,主要包括位定时和同步。设计每一模块之后,都通过了时钟周期为10ns的条件下的仿真验证,达到了设计要求,为未来将更多的定制功能同CAN总线控制器功能结合,融入一块FPGA芯片打下基础。