数据采集是测试测量领域的重要组成部分，随着数字化时代高速发展，对数据采集的系统提出了更高要求，传统基于总线形式的数据采集方案遇到了扩展性差、时钟树庞大等瓶颈。本文采用片上网络技术实现数据采集，在研究片上网络相关理论基础上，以重点设计基于NoC高速数据采集的硬件平台，为相关技术理论的研究提供实验平台。
　　通过分析基于NoC高速数据采集的实施方式，确定硬件平台设计架构和功能模块划分，就其各个功能模块的实现方式进行了设计。
　　平台以Xilinx的XC7A200TFPGA为核心，用以实现片上网络路由器、数据获取，传输、存储器控制、对外高速接口等功能。本平台使用DDR3DRAM作为高速数据采集、传输、处理过程中的缓存器，可以工作在533MHz频率模式下，双沿操作数据，为系统提供了较大的数据操作带宽。为了实现四通道数据采集，选择两片采样率均为1Gsps的ADC芯片作为平台数据采集通道，并设计了ADC抗混叠电路等模拟前端，对模拟信号的输入进行调理，并对抗混叠滤波器进行单独测试调优，达成了设计目的。为了解决数据采集中通道间同步的问题，在研究了当前主要的网络时钟同步方法的基础上，借鉴WR-PTP的方式，设计了用于DDMTD方式同步时钟的硬件功能单元。
　　为了使得本平台工作稳定可靠，对电源和关键信号进行了集中优化设计，电源输入端引入了过压保护、防反接保护、缓启动设计、上电序列控制设计。并针对FPGA内核供电的小电压大电流的设计挑战，利用Hyperlynx进行电源完整性仿真和分析，并就仿真结果优化设计，最终达到预期设计目标。
　　为了将采集到的数据及时，可靠的与外部进行交互，使用高速串行总线对外传输数据，借助于FPGA灵活配置的特性可以实现万兆以太网，Aurora等传输协议。为了使得高速串行数据接口在物理层面上的传输稳定可靠，设计光口作为通信的物理介质，利用光纤通信受干扰小，带宽大等优势方便后期数据传输。在详细研究了Xilinx7系列FPGA高速Serdes以及高速数据传输特点的基础上，完成了原理图和PCB设计，并使用Hyperlynx就其中关键的信号路径进行了信号完整性的分析和仿真。最后借助IDE中集成的工具对设计结果进行测试，表现良好，满足设计需求。
　　在完成上述工作的前提上，通过FPGA开发工具中内嵌的工具进行了数据采集功能的验证，结果表明，该平台可以完成基于NoC的高速数据采集，在领域内一定的应用参考价值。