集成电路(Integrated circuit,IC)技术近60年的飞速发展,对信息化时代的到来起到了极大的推动作用。但随着器件特征尺寸的不断缩小,电路中互连线、热耗散、短沟道效应以及量子力学效应等一系列问题不断显现。单电子晶体管(Single Electron Transistor,SET)凭借着其高集成度、低功耗以及与传统的CMOS电路相兼容等优势,被认为是新一代超低功耗、超高密度集成电路最具有竞争力的新型纳米电子器件之一。论文在阐述单电子晶体管原理、结构、仿真模型和电学特性的基础上,对SET的通用逻辑门、超前进位加法器和多值逻辑门电路设计进行了研究。具体工作如下:1、单电子晶体管通用逻辑门以及通用阈值逻辑门设计研究。在介绍通用逻辑门原理的基础上,优化设计了基于SET的最佳通用逻辑门ULG.2。优化后的电路具有晶体管数更少,延迟和功耗更小的特征。利用ULG.2设计了全加/减器和全比较器。提出了基于SET的三变量通用阈值逻辑门UTLG,通过设计实例说明了基于三变量通用阈值逻辑门的查表设计方法。2、基于SET的超前进位加法器设计与研究。在对超前进位加法器原理分析的基础上,从进位结构和底层电路两方面进行了优化设计,通过16位超前进位加法器的设计验证了方案的正确性。结果表明该加法器具有结构简单、功耗低、延迟小的优点。3、基于SET的三值逻辑基本门电路设计与研究。在开关-信号理论的指导下,建立了控制信号、传输源及电路阈值三者间的作用关系的传输运算表达式。通过对三值逻辑电路分析,设计了基于SET的三值文字、极性变换、与门、或门以及通用T门算子等电路。仿真结果验证了电路逻辑功能的正确性。