随着无线传感网络(Wireless sensor networks,WSNs)、自动控制系统、植入式电源系统等应用系统的快速发展,它们对电源管理系统性能要求也越来越高。传统电源管理系统的控制环路包含模拟控制技术和数字控制技术,由于系统功能逐渐变得复杂,数字控制技术以其广泛的适用性、对复杂算法良好的支持性、以及可编程与移植性,逐渐成为复杂系统的常用控制技术。其中,在数字控制技术中,最关键的技术之一是数字脉宽调制器(Digital pulse width modulator,DPWM)的设计。近年来,DPWM的研究大多都集中在提高其线性度以及时间分辨率这两个参数上。但是,随着系统位宽的增加以及系统控制算法的复杂化,DPWM的关键路径中存在的逻辑与互联延时将对DPWM的工作时序产生干扰,使得输出的占空比与理论值出现较大的偏差,线性度大大降低。在现有的研究工作中,对于DPWM的关键路径时序的设计优化极少。当DPWM接入实际的数字控制系统中时,关键路径时序的偏差将有可能导致整个控制环路的失效。针对以上问题,本文设计一种分段延时型DPWM结构。该DPWM结构包含三种精度不同的延迟单元,分别为计数器、相位移动单元和快速进位链。这种结构将高位宽的数据流分割给不同精度的延时单元进行数据处理,从而提高DPWM的位宽。此外,为了消除随着位宽提升而引入的关键路径延时问题,本文针对关键路径特性,设计新型的同步相位移动电路,并对其关键时序进一步做优化,消除其存在的非线性问题。与此同时,为了进一步提高时间分辨率和线性度,本文对快速进位链进行优化设计,从而保证DPWM的整体性能能够达到最优。在以上的关键路径优化基础上,本文使用脉宽补偿方法抵消关键路径的延时,保证脉宽输出的准确性。本文的DPWM在Cyclone IV系列FPGA中下板验证。在14-bit位宽,1.469MHz的开关频率下,实现了41.3ps的时间分辨率,输出范围达到0.9429%~99.2%,并且线性度拟合值R~2达到了0.9994。