随着信息技术产业的迅猛发展,功率器件可靠性和抗恶劣环境能力已然成为现代化军事及航空航天等领域的重要研究课题。抗辐射加固器件的低需求量与工艺线特殊性致使其电学性能落后于同时代商业产品。因此,研究功率器件的辐射效应并设计与现代化生产线兼容的抗辐射器件生产工艺流程意义重大。本文首先在VDMOS基本结构与工艺流程研究的基础上,针对器件不同工作状态分析了相应的物理模型,讨论了VDMOS击穿电压、阈值电压和导通电阻的计算方法,并简要探讨了场限环和场板在终端结构中的应用。其次,在SEB辐射效应的一维分析模型和二维数值仿真模型基础上,讨论了CIA效应与三极管击穿特性的关系。综合考虑VDMOS的寄生三极管及CIA电流放大系数,提出了拟光触发晶闸管模型与新的SEB临界条件。利用仿真软件MEDICI验证了SEB的电压特性与位置关系,得出了器件的SEB敏感区域为沟道与外延层边界,并指出了颈区的特殊性。基于颈区附近SEB电流响应中由栅漏电流引起的SEB塌陷现象,提出了全新的栅致单粒子烧毁(SEGIB)模型,解释了传统SEB效应与栅漏电流对该区域SEB现象的共同影响,并用因子γSG表征这一影响的大小。然后,在原有SEB数值仿真判定模型基础上,提出了新的SEB复合判定法,将器件的SEB电流响应与击穿特性相结合,利用交点电压精确判定抗辐射能力。对这种复合判定法进一步优化后,结合器件辐射敏感区域,提出了SOLA点与S参数以表征器件的SEB加固能力的方法,并用此方法对常见辐射加固措施进行研究,发现局部SOI与沟槽结构抗SEB能力较好,超结结构无明显作用,梯度外延与P+扩散有一定效果。最后,基于指标要求设计了VDMOS的尺寸与工艺,选择后栅工艺、梯度外延、P-扩散作为兼容现有生产工艺的抗辐射加固措施,并绘制版图。仿真结果显示该器件击穿电压155V,阈值电压3.2V,额定电流大于20A,导通电阻0.05 Ω并有较好的抗辐射能力,满足设计要求。