高压智能同步开关技术是有效抑制电力系统操作过电压和涌流以及全面提高电能质量的关键技术。本论文在详细研究同步开关技术基础上,结合目前新兴的EDA技术和大规模可编程技术,提出了一种全新的基于FPGA、SOPC的同步开关控制的设计方法。 文中首先介绍了同步开关原理,结合SOPC(片上可编程系统)设计方法学给出了片上系统软硬件的功能划分。整个系统划分为NiosⅡ系统+硬实时部分,把同步控制单元划分到硬实时部分,而NiosⅡ负责数据管理,人机交互、通讯等实时性相对较低的任务。 对硬实时部分即可编程逻辑区,采用自项向下的设计思想,并给出主要模块的设计、仿真和测试,使用硬件描述语言VHDL对设计进行描述,并且最后在Altera的FPGA CYCLONE EP1C6上实现。其关键技术为三相电压过零点的精确检测,并用QuartusⅡ5.0中嵌入式逻辑分析仪得到验证。 用SOPC Builder对NiosⅡ系统进行了系统搭建和生成,在NiosⅡ IDE环境下进行了基于μC/OS-Ⅱ实时操作系统的软件初步设计。 完成硬实时部分与AVALON总线的接口,使NiosⅡ系统与硬实时部分成为一个整体,从而完成整个系统的构建。