随着超大规模集成电路产业的发展,对半导体材料的性质及其制备工艺提出了更高的要求。集成电路技术伴随着单个电子器件尺寸的缩小在不断的发展,而栅介质层的厚度是影响电子器件尺寸的决定性因素之一。集成电路电子行业普遍使用SiO₂作为电子器件的栅介质材料,但随着器件特征尺寸的减小,传统SiO₂栅极介质材料厚度已经接近材料的物理厚度,进而导致器件的功耗大幅增加,难以满足微电子行业器件稳定性要求。寻找高介电常数材料（高K材料）替代传统SiO₂栅极介质层,通过增加介质层的物理厚度而降低隧穿效应,是提高电子器件稳定性的有效技术手段。ZrO₂和HfO₂薄膜具有适中的介电常数（K²5）,且具有与传统硅基集成电路工艺相兼容的优良特性,被看作是最有发展前景的两种新型栅介质材料。试验采用射频磁控溅射技术,分别以高纯度（4N级）氧化锆和氧化铪溅射靶材为原料,在P掺杂单晶硅（100）衬底上制备了ZrO₂及HfO₂栅介质薄膜。研究了溅射功率对栅介质薄膜沉积速率和厚度的影响,通过原子力显微镜（AFM）、场发射扫描电子显微镜（FE-SEM）、X射线衍射仪（XRD）等设备对栅介质薄膜的表面粗糙度、形貌及结构进行了分析和表征。在此基础上,设计并制备了Si-ZrO₂-Pd和Si-HfO₂-Pd电容器,采用阻抗分析仪（IA）测试了电容器的J-V特性和C-V特性,以表征栅介质薄膜的电学性能。研究取得的主要结果如下:通过射频反应磁控溅射系统在P掺杂单晶硅（100）衬底上制备出了ZrO₂栅介质薄膜。随着溅射功率的增加,ZrO₂栅介质薄膜的RMS值和厚度逐渐增大,当溅射功率达到90 W时,可获得厚度为152 nm、均匀的高质量ZrO₂栅介质薄膜,薄膜的RMS值为0.968。ZrO₂栅介质薄膜的沉积速率随溅射功率的增加明显提高,从60 W时的1.36 nm/min上升至90 W时的3.04 nm/min。溅射功率选取在60 W⁹0 W范围内时,ZrO₂栅介质薄膜的结晶状态未发生明显改变,薄膜以非晶态氧化物形式存在,并表现出了优异的非晶态稳定性;薄膜的漏电流伴随着溅射功率的增加而降低,薄膜的介电常数K值在23.2²4.6之间。综合比较,当溅射功率为80 W时,可以获得沉积速率高、表面平整、无结晶现象且电学性能良好的ZrO₂栅介质薄膜,薄膜的K值达到了24.5,漏电流为3.6×10^-3 A·cm^-2。通过射频反应磁控溅射系统在P掺杂单晶硅（100）衬底上制备出了均匀的高质量HfO₂栅介质薄膜。HfO₂栅介质薄膜的RMS值、厚度和沉积速率均随着溅射功率的增加而逐渐增大。在溅射功率为90W时,可获得厚度为252 nm的HfO₂栅介质薄膜,薄膜的RMS值为0.699,沉积速率达到5.04 nm/min。相同工艺条件下,HfO₂栅介质薄膜的沉积速率和厚度高于ZrO₂栅介质薄膜,但两种薄膜的RMS值相近。溅射功率选取在60 W⁹0 W范围内时,HfO₂栅介质薄膜以非晶态氧化物形式存在,并表现出了优异的非晶态稳定性。薄膜的漏电流伴随着溅射功率的增加而降低,薄膜的介电常数K值在23.3²4.7之间。综合比较,当溅射功率为80 W时,可以获得沉积速率高、表面平整、无结晶现象且电学性能良好的HfO₂栅介质薄膜,薄膜的K值达到了24.7,漏电流为3.31×10^-5 A·cm^-2。本试验制备得到的ZrO₂与HfO₂栅介质薄膜的介电常数均在25左右,显著高于传统栅介质材料SiO₂的介电常数（大约在3.9左右）,且漏电流已达到应用要求。相比于ZrO₂栅介质薄膜,HfO₂栅介质薄膜具有更低的RMS值、栅极漏电流以及更高的沉积速率。试验的研究结果为未来选择ZrO₂与HfO₂材料作为栅介质薄膜提供了依据。