无线通信技术的发展和当前市场上2G,3G和4G通信标准共存的现状,使灵活适应多种标准的无线收发机技术成为近年来的研究热点。数字中频接收机将通道选择、1Q解调等操作等由模拟域移到数字域,利用数字电路配置的灵活性提高对不同标准的适应能力,同时降低了模拟滤波器的设计复杂度,利于单片集成,而带通EA调制器是数字中频接收机的关键模块。本文基于一种适用于GSM, WCDMA及TDS-CDMA三项标准,中心频率在25MHz的数字中频接收机,结合前馈、噪声耦合、双采样和含调谐因子的谐振器技术,提出一种新型离散时间带通∑△调制器架构。论文采用自顶向下的设计方法,完成了对该谐振器的系统级行为建模、稳定性论证、非理想因素分析、电路和版图设计及流片验证。本设计采用0.13μmCMOS混合信号工艺,电源电压为1.2V,调制器采样频率为100MHz,后仿结果显示该调制器在GSM、WCDMA和TDS-CDMA三种模式下的SNDR分别达到84.73/59.89/65.24dB,动态范围分别达到93/75/84dB,功耗为16.1mW。计算得到三个模式下的FOM值分别为2.9,2.0和3.4pJ/Conversion,与已发表的同类应用于中频接收机的离散时间带通E△调制器相比有优势。