随着宽带数字信号处理技术的发展,单片模数转换器(Analog to Digital Converter,ADC)的采样率已经不能满足部分高性能应用。分时交替采样(Time Interleaved ADC,TI-ADC)技术利用多片低速ADC实现高速采集,解决了ADC芯片采样率与分辨率之间的矛盾,是目前最常用的高速采集解决方案。由于系统架构原因,TI-ADC采集过程中会产生偏置失配、增益失配、时延失配以及频率相关失配,严重影响系统性能。本文依托“XX关键技术研究”的课题,研究了TI-ADC系统失配误差估计与补偿算法,并设计实现了基于TI-ADC架构的高速采集存储系统。论文的主要研究内容如下:第一部分对TI-ADC系统进行建模,深入研究了偏置失配、增益失配、时延失配以及频率相关失配,分析了其失配谐波的频点位置并定量推导出其对信噪失真比(Signal to Noise and Distortion Ratio,SNDR)的影响。第二部分对基于数据统计的失配误差估计算法和基于正弦信号拟合的失配误差估计算法进行验证,在此基础上提出了一种通道失配函数的测量方法。第三部分研究了误差补偿算法相关问题,首先介绍了三次样条插值算法,分析其算法优缺点,然后提出一种基于完美重构滤波器的宽带信号失配误差补偿算法,通过仿真验证了算法的正确性。第四部分论述了基于TI-ADC架构的高速数据采集存储系统工程化实现技术,详细介绍了采集子系统和存储子系统的实现方案,最后对实测数据进行处理,验证了采集系统设计的合理性以及通道失配校正算法的正确性。