论文部分内容阅读
在现代,几乎每家每户的电子设备都使用直流电,但我们通过输电线路从发电厂获得的是交流电,因为交流电相比于直流电是一种更加便捷和节省能源的传输方式。因此,每一个工作在直流状态的电器都需要一个转换电路将交流电变为直流电。LDMOS（Lateral Double-diffused Metal Oxide Semiconductor field effect transistor）器件经常以低侧开关的高压集成电源器件的角色出现交流直流转换电路中。作为功率开关管,LDMOS器件需要满足关态时可以承受得了高的电压,开态时要有较小的开关损耗和功率损耗。这就意味着LDMOS不能一味地通过增加器件耐压区长度的方式来提高器件的击穿电压,这样会使得管子面积增加的同时增大电路系统的损耗,与高压集成电路所要求的小型化产生矛盾。所以提高LDMOS器件的BV的同时降低器件的Ron,sp始终是相关领域内学者们的主要努力方向。本文提出了一种具有低Ron,sp的N-P-N LDMOS在这方面做出改善,在常规的Triple RESURF LDMOS的基础上,两层N型掺杂层被注入到漂移区内,分别注入到漂移区表面和P-buried层下方。这样做可以给器件引入更多的多数载流子,从而器件处于开态时,从漏到源的电流路径上的导通电阻会降低。由于导通电阻的降低并不完全依赖于表面的N型层,因此可以避免由于表面的N型层浓度过高而带来的器件提前击穿问题,这就给器件带来了更好的可靠性。首先,在本文中,对于所提出的N-P-N LDMOS,基于某高压集成工艺平台,制定了与N-P-N LDMOS相配套的工艺流程。此外,本文在理想条件下对于所提出的N-P-N LDMOS的BV与Ron,sp的函数关系进行建模,最终获得的函数关系为Ron,sp=5.93×10-6×18.6×BV2,其中a=18.6。相比于传统的Triple RESURF技术中a=32,所提出的N-P-N LDMOS显然可以在相同的BV条件下获得更低的Ron,sp,从理论上论证了新结构在BV和Ron,sp关系上具有优良的表现。其次,为了得到最优化的BV和Ron,sp性能,本文详细地仿真优化设计了N-P-N LDMOS器件,优化方向主要为:（1）器件直道区的优化。由于N-P-N LDMOS器件采用了局部氧化隔离技术,所以存在鸟嘴区,为了避免鸟嘴效应,本文进行了关于器件的鸟嘴区的优化设计。除此之外,由于所提出的N-P-N LDMOS与常规Triple RESURF LDMOS相比,创新点在于漂移区内N-P-N层的引入,所以本文使用Tsuprem 4软件优化了N-P-N各层的注入剂量及注入能量等关键工艺参数来获得该结构最优化的BV和Ron,sp。（2）器件终端区的优化,即对于版图中的终端结构划分为终端区和过渡区,详尽优化了过渡区关键参数,使器件击穿时的峰值电场落在了直道区。最后,本文在合作公司对N-P-N LDMOS进行了流片实验,并对击穿后器件照了EMMI照片,显示器件击穿位置落在直道区域而非终端区域,达到了终端优化的目的。最终实验结果表明,所提出的N-P-N LDMOS器件的BV和Ron,sp分别为795 V,78.3 mΩ·cm2,将这一结果与同电压等级的器件对比后发现,所提出的N-P-N LDMOS器件在降低功率损耗方面不俗的表现。