论文部分内容阅读
TiO2基压敏材料具有压敏电压低、非线性系数高、介电常数高、制备工艺简单、成本低等优点,广泛应用于计算机、微电机等的集成电路中,起到过压保护、消噪、抗浪涌等作用,具有巨大的市场潜力。对于低压集成电路而言,该材料的压敏电压偏高,非线性系数偏低,介电损耗较大,难以满足不断发展的要求。微波烧结加热速度快、烧结时间短、安全节能,还可改善材料的组织结构。将微波烧结用于TiO2基压敏电阻的制备,有望提高材料的综合性能。 本文采用传统烧结和微波烧结两种工艺方法,制备了添加不同掺杂物的TiO2基压敏材料。采用阿基米德法测量样品的相对密度,用压敏电阻直流参数仪测量样品的压敏性能,用自动元件分析仪测量样品的介电性能,研究了烧结方法、烧结温度、掺杂物对TiO2基压敏材料性能的影响。同时,还利用扫描电子显微镜观察了样品的微观形貌。 实验发现:与传统烧结相比,微波烧结降低材料的烧结温度200℃,将烧结时间缩短为原来的1/8。同时,微波烧结压敏电阻的致密度提高,压敏电压降低,介电常数提高,综合性能得到改善。 Ce4+的掺杂有利于晶界势垒的形成。与1400℃下保温240min传统烧结样品相比,CeO2掺杂量为1.0mol％的样品在1200℃下保温30min微波烧结,压敏电压从1039.93V/mm降低到963.61V/mm,非线性系数从36升高到37,但是相对介电常数却有所降低,但不影响整体的性能。 V5+的掺杂有利于晶粒的半导化,降低晶粒电阻。与1400℃下保温240min传统烧结样品相比,V2O5掺杂量为1.0mol％的样品在1200℃下保温30min微波烧结,V1mA从1283.047V/mm降低到1263.056V/mm,εr从60.91×1010升高到60.94×1010。 微波烧结有利于掺杂物在样品中的均匀扩散。V2O5掺杂量为1.0mol％时,在传统烧结1400℃下保温240min的样品具有较好的性能;而在1200℃保温30min的微波烧结中, V2O5的掺杂量可提高到1.4mol％,此时V1mA从1289.587V/mm降低到971.66V/mm,α从14.1升高到18.4,εr从59.71×1010降低到58.89×1010。