在现代信号设计中,数据转换器(Analog to Digital Converter,ADC)是重要的逻辑模块,在模拟世界和数字世界的数据处理中起着中介作用。并且在物理世界中,大多数信号都是模拟性质的,因此模数转换器在信息采集系统中显得至关重要。在众多类型的模数转换器当中,逐次逼近型模数转换器(SAR ADC)在其中占据了至关重要的一个部分。尽管SAR ADC需要多次比较过程才能完成一次完整的量化,但是由于其结构简单,功耗低,面积小并很好的适用于先进CMOS工艺等特点,被广泛的应用于超宽带无线接收器、医疗仪器、和数字成像系统中。并且在近年来,为了满足于高采样率和低功耗的需求,各种各样的新技术,新结构被应用到了SAR ADC当中,使得SAR ADC从早期的中低采样率,中等精度发展到了现在高速,中高精度,成为了模数转换器领域的研究重点和热点。本文对高速低功耗逐次逼近型模数转换器的关键技术进行研究与分析。相对于传统高速低功耗模数转换器,本设计为了提高SAR ADC的速度,通过采用两级式的结构,实现了并行的操作;另外由于传统两级式结构的SAR ADC的级间运放占了整个ADC功耗的非常大一部分,为了实现低功耗的目标,本文采用结构简单的环振放大器作为级间运放,从而有效地降低了运放功耗。本设计在28nm CMOS工艺,0.9V的电源电压下实现了一款12比特采样率500MS/s的两级式SAR ADC。利用cadence仿真软件进行仿真,在输入信号频率为奈奎斯特频率时,ADC的有效位数为10.3bit,SNDR为63.76dB,SFDR为74.66dB,功耗为6.09mW,品质因素为9.66fJ/conv.-step。