随着集成电路设计与制造工艺的不断发展,从最初单一的晶体管的问世,发展到门电路的集成,再到今天的片上系统(System on a Chip,SoC)设计技术,使得在小小的芯片上集成上亿个晶体管甚至更多成为可能。其大大的提高了系统的可靠性并降低了系统的成本,凭借自身的无数优点,SoC成为了当前技术发展的必然趋势,并不断渗透到各个行业各个领域之中,得以广泛应用。本文基于某国产SoC芯片,针对其中的系统监控模块,为其设计了一款模数转换器(analog-to-digital convertor,ADC)。本文所设计的ADC采用循环结构(cyclic),这主要是由于cyclic ADC具有面积小、功耗低、转换精度与采样速度适中的特点。传统的cyclic ADC通常只能支持单端输入或差分输入中的一种输入模式,而本文所针对的系统监控模块需要对芯片上的模拟电压、温度信息及片外输入的模拟信号进行监控,这些信号既有单端信号,又有差分信号,这就要求所设计的ADC能同时支持单端和差分两种输入模式。因此,根据系统需求,为设计一种可实现单端和差分两种输入模式的cyclic ADC,在传统RSD算法基础上提出了一种改进的双模式RSD算法,并基于此算法,优化改进采样保持电路开关控制方式。该控制方式的优点是在支持两种输入模式的同时,不需要额外的时钟周期进行模式转换,提高了时钟的利用率。在采样保持电路和MDAC电路的设计中,使用双运放结构来代替传统全差分运放结构,在避免了共模反馈电路设计的同时,可消除运算放大器的失调误差对整个电路的影响。其中,在运算放大器的设计上,提出一种两级自补偿结合增益自举的改进型运放结构,用以代替传统的密勒补偿方式,既能够满足ADC精度的需求,又能够有效降低其所占用的芯片面积。本文基于GF 28 nm标准CMOS工艺完成了电路的设计、版图绘制与后仿真验证。后仿真结果表明在5.2 MHz工作时钟和2.5 V电源电压下,提出的cyclic ADC采样速率为200 kS/s,信噪失真比(Signal to Noise and Distortion Ratio,SNDR)为54.3 dB,有效位数(Effective Number Of Bits,ENOB)为8.7 bit,功耗为4.97 mW,版图面积为0.059 mm~2,其性能完全满足系统监控模块的应用需求。