模数转换器(Analog to Digital Convertor,ADC)是连接模拟世界与数字设备的桥梁,是限制现代通信系统的重要芯片。随着时代的发展科技水平的提高,人们对得到信息的速度和信息的质量也提出了更高的要求,因此高性能模数转换器成为了这个时代的稀缺品。尽管如此,我国在高速高精度ADC领域的相关研究起步晚于其他国家,以至于现阶段国内ADC芯片的研发水平远低于国际先进水平,此外高性能ADC芯片的进口又受制于《瓦森纳协定》,这更加剧了实现高性能核心芯片国产化的迫切性。在众多架构的ADC中,流水线型ADC在采样率和分辨率上实现了良好的折中,成为实现高速高精度的信号传输的最优ADC架构之一。因此本文将重点研究实现高速高精度流水线型ADC的关键技术。本文首先阐述了流水线型的ADC的基本原理,并讲解了流水线型ADC中每个流水线级中都包含的采样保持电路、Sub-ADC和MDAC的功能,并分析影响它们性能的非理想因素。在此基础上,提出并分析了冗余位技术和半bit MDAC技术。分析了流水线型ADC中比较流行的SHA-less结构的优缺点。本文基于40nm CMOS工艺设计了一款1GS/s 14位流水线型ADC。该ADC采用了SHA-less结构,包含1个输入缓冲器和7级流水线。其中前六级流水线中采用了2.5-bit MDAC的结构,最后一级为2-bit快闪型ADC。输入缓冲器对于高速ADC是必要结构,输入缓冲器和与其相连接的采样保持电路称之为采样前端,通常采样前端是限制高速高精度流水线型ADC的性能的最主要的结构。为了提升采样前端电路的线性度,本文提出改进了传统输入缓冲器电路,并在理论分析基础上提出了电路的优化方向。栅压自举开关也是采样前端电路中非常重要的一部分,本文同样分析并总结栅压自举开关非线性产生原因。为了进一步提升ADC整体的线性度,本文在Sub-ADC和MDAC中改进了PN码注入方式,同时加入了使比较器阈值电位发生和Dither大小相等方向相反的抖动的电路。通过分析余差曲线可知,MDAC中运算放大器的输出幅度可以减小一半,因此可以提高ADC的线性度。本文设计的1GS/s 14位流水线型ADC的整体版图有效面积为958?m?442?m,整体功耗约为1W。后仿真结果表明在采样率为1GS/s,信号幅度为1.6V,信号频率频率在2GHz以内的条件下,ADC的SFDR不小于75dBc,ENOB不小于11bit。