低密度奇偶校验码是一类逼近香农限(信道容量)的线性分组码。随着对高速并行编译码器设计的重视,相对于非结构化的随机LDPC码,结构化的准循环LDPC (QC-LDPC)码以其良好的性能和灵活的硬件可实现性,成为当前的一个研究热点。本文在介绍LDPC码和有限域的基本原理的基础上,重点研究了有限域上的QC-LDPC码的构造及译码器的设计,主要工作包括：1、基于构造校验矩阵的PEG算法,加入准循环的限制条件,构造参数灵活的QC-LDPC码。AWGN信道下的仿真结果表明,本文构造的QC-LDPC码与原始PEG算法构造的非结构化LDPC码性能基本一致。2、针对多进制LDPC码,基于PEG算法,构造出结构化和非结构化的多进制LDPC码。在AWGN信道下,分别采用BPSK调制和高阶调制(8PSK)进行了性能仿真。同时,与等价编码速率的二进制LDPC码进行了性能比较,分析了多进制LDPC码的纠错性能和译码复杂度。3、研究了QC-LDPC码译码器的并行实现和部分并行实现,特别是部分并行译码器的外部消息存储、路由算法和重叠译码方法,设计了一种可接近100%硬件资源利用率的译码器结构。4、将LDPC码应用于物理层网络编码中,在蝶形多播网络中,提出了LDPC码异或译码的四种方法,对译码性能和实现复杂度进行了对比。5、研究LDPC码编码的MIMO-OFDM系统,考查了LDPC码在该系统下的编码增益。