设计高性能浮点加法器

来源 :合肥工业大学 | 被引量 : 0次 | 上传用户:wjsxyxjc
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
浮点运算单元(FPU)是处理器中专门进行浮点算术运算的电路单元,广泛应用在科学计算、CPU、DSP和图象处理。论文从浮点运算单元的实现算法和结构的研究出发,讨论如何实现高性能浮点运算单元。主要研究方向是优化浮点加法器结构,减小浮点加法运算的延迟,优化电路结构。主要内容包括:指数比较器设计、前导零检测器和前导零预测逻辑,而前导零预测逻辑是本文的核心。指数比较器和前导零检测器都是用对数复杂度算法实现。本文中的前导零预测逻辑是基于一套统一的“产生式规则”,可以消除原有前导零预测逻辑潜在的一位预测错误。该“产生式规则”简单而易以实现,而且不增加浮点加法器的延迟。 在给出设计算法和原理的基础上,本文进行了大量有意义的实验,给出了实验数据和结论。实验证明这些设计的性能都比原有设计有所提高,达到了优化浮点加法器的目的。
其他文献
随着现代高技术战争的发展,对大功率微波电子管提出了新的需求,并为其发展提供了良好的环境,促使真空电子器件向更大功率、更宽频带、高效率和高可靠性方向快速发展。高功率
随着通信3G 时代来临,人们对大规模数据业务以及无缝通信的需求日益扩大,使得宽带无线通信已经越来越多的获得广大用户的肯定。同时,无线通信设备的广泛使用,使得相互之间的
GABAA受体是成年哺乳动物大脑主要的抑制性受体,其功能的发挥依赖于以KCC2的C1-外向转运功能为基础建立的Cl-跨膜梯度。先前的研究显示,在癫痫、中风、和神经痛等病理刺激下,
本文的第一个任务就是为μC/OS–II实现一个网络模块。论文中网络模块的原型取自于由瑞士计算机科学院开发的LwIP。LwIP将所有协议栈实现在一个与操作系统内核分离的独立进程