随着半导体产业的不断发展以及功率半导体需求不断增加,宽禁带半导体碳化硅（SiC）功率器件能在高温、高压、高频以及复杂的辐照环境下工作,因此受到广泛关注。相比于硅功率器件,SiC功率器件有更小的功率损耗和更小的体积,可显著提升能源转换效率。目前,国外650V～3300V SiC MOSFET器件已经商业化量产,但国内还处于起步阶段。对于平面型SiC MOSFET器件,由于SiC/SiO2高界面态密度导致了阈值电压漂移问题,而器件阈值电压通常在2～3V左右,阈值电压的漂移极易造成器件误开启。此外,阈值电压漂移的差异性会造成并行化效率降低,因此开展高阈值电压SiC MOSFET器件设计及其阈值电压稳定性研究,对提高SiC MOSFET器件可靠性具有重要意义。针对平面型SiC MOSFET器件阈值电压较低的问题,本论文主要设计了一款阈值电压大于3.5V、沟道长度为0.2μm的1200V SiC MOSFET器件,并且通过迟滞效应测试和偏置温度不稳定性测试,研究了1200V/80A SiC MOSFET器件的阈值电压稳定性。首先,本文基于Silvaco TCAD仿真平台,对1200V短沟道SiC MOSFET器件的元胞及终端结构进行设计。结合理论计算及仿真优化确定了短沟道SiC MOSFET器件的外延参数,确定漂移区浓度为8×1015cm-3,厚度为12μm。针对短沟道器件存在的沟道穿通击穿问题、JFET区耗尽夹断问题,借助Silvaco仿真器Athena、Atlas优化了Pbase区掺杂分布,Pbase掺杂采用高斯分布,表面杂质浓度为2.6×1017cm-3,峰值杂质浓度为5×1018cm-3;确定了CSL电流扩展层掺杂浓度为8×1016cm-3,深度为1.2μm;栅氧化层厚度为30nm。所设计的短沟道4H-SiC MOSFET器件,其阈值电压为3.7V,比导通电阻为8.3mΩ·cm2。设计了P+场限环终端、刻蚀CSL层场限环终端、元胞区JFET注入结终端,其中P+场限环终端结构的阻断电压为1800V。其次,针对SiC MOSFET阈值电压稳定性,完成了1200V/80A SiC MOSFET器件的阈值电压稳定性评估测试,对SiC MOSFET阈值电压的快速性漂移和长期性漂移分别进行了迟滞效应和偏置温度不稳定性（BTI）研究。迟滞效应测试中,研究了起始栅压、终止栅压、栅压扫描速度、温度等因素的影响,并分析了迟滞效应的机理。迟滞效应是由于器件在栅极应力改变的瞬间,器件沟道在开态（反型）与关态（积累）间切换,半导体处于非平衡状态而引起的空穴捕获和发射,是一种可恢复的瞬态漂移。在偏置温度不稳定性测试研究中,主要针对SiC MOSFET器件的负偏置温度不稳定性（NBTI）和负偏置温度不稳定性（PBTI）进行了测试分析,发现了BTI应力下器件随时间出现积累型退化,同时也发现了NBTI引起的不可忽略的退化失效。本论文主要完成了1200V短沟道SiC MOSFET器件的结构设计,同时针对阈值电压稳定性问题,测试评估了阈值电压的迟滞效应和偏置温度不稳定性,对国内SiC MOSFET器件的研制具有一定参考意义。