论文部分内容阅读
模数转换器（ADC）作为模拟信号转换为数字信号的桥梁，广泛应用于各种电子系统，是电子系统的关键部分。模数转换器不仅需要有较高的信号处理精度，而且需要有较高的转换速率和功率效率，这些都不断对模数转换器的研究与设计提出新的挑战。 流水线型ADC能够在性能（精度、带宽）和功耗、面积等方面取得很好的折中，成为当前研究及应用的一个热点。基于流水线型ADC典型系统框架，各机构及研究人员演变出了非常多的具体电路结构和实现方案。 依据流水线型ADC的典型系统架构，本文提出了一种10bit流水线型ADC系统实现方案，该方案采用9级流水、无前置SHA架构;单级模数转换单元采用两相不交叠时钟控制两路sub-ADC交替工作，共用余量增益放大器的电路结构。系统整合开关电容电路、余量增益放大电路、全差分结构、离散共模反馈放大电路等一系列CMOS集成电路设计技术。基于FOUNDRIESGLOBAL0.18μmCMOS工艺，作者在EDA集成电路设计工具CadenceIC5141平台上实现该系统。在IC5141及Matlab2007b平台上仿真、分析显示，该系统简洁、高效，系统带宽100MHz以上，有效位数8.8位，功耗仅仅为5.55mW。 本系统采用开关电容技术，有效提高系统精度，降低系统功耗;采用冗余校验技术，有效消除每级转换单元输出数码的直流偏置差异，降低系统设计难度，降低系统功耗;采用两相不交叠时钟作为系统时钟，提高电路模块利用率，为系统冗余校验提供可能;各级单元电路共享余量增益放大器(MDAC)，消除系统偏置误差、增益失配，减小系统功耗;采用无前置采样保持电路(SHA)设计，降低系统能耗;整个系统由全差分电路组成，抗干扰能力强，可以有效降低电源噪声的影响，有效减小失调误差，降低“共模——差模”增益，降低偶次谐波，抑制开关的时钟馈通、开关电荷注入，提高衬底噪声抑制能力，提高电源电压抑制能力;采用底板采样技术处理电荷注入问题和时钟馈通问题;采用电容失配模拟校准设计实现电容匹配;同时，整合采样电容逐级缩减技术、高速预放大动态比较器技术、高性能米勒补偿离散共模反馈运算放大器技术等一系列CMOS基本电路设计方法。 基于IC5141工具，作者在没有现成电路模块可用情况下，从MOS管、电容等基本器件开始设计，完成了整个系统原理图设计、版图设计，并利用Spectre对各个电路模块及系统进行仿真，利用Calculator工具及Matlab工具对仿真结果的数据、图标进行处理、分析，得到主要电路模块及系统的主要参数。 仿真结果显示:在工作电压1.8V，系统采样速率100MS/s，输入频率为1.07421875MHz正弦信号条件下，系统延迟时间52nS，ENOB=8.8bit，系统功耗仅仅为5.5548mW。