将近五十年前,Intel公司创始人之一的Gordon Moore发现,每个IC芯片上晶体管的集成度都以每18个月翻一番的速度增加,该论断被称为“摩尔定律”。业界一直通过等比例缩小器件尺寸,来提高器件的性能。但实际上,由于各种寄生效应不能等比例缩小,而带来的短沟道效应、强场效应、量子效应等严重影响了集成电路性能的提高。然而,应变硅技术通过裁剪Si的能带结构,降低载流子散射几率P和有效质量m*而提升迁移率,最终提升器件性能,成为制备先进纳米器件关注的焦点。本论文主要涉及在硅中的应力与应变的关系,应力方向、大小与硅能带的变化关系,STI倾角对PMOS器件沟道应力分布和器件性能的影响和新的应力引入技术。首先,根据胡克定律,分析了在(100)、(110)、(111)面分别施加单、双轴张、压应力时,应变硅晶格参数与应力的关系。在此基础上,基于第一性原理,计算了应变硅的能带结构,讨论了应力与硅导带和价带变化的关系。其次,针对STI应力引入工艺中,其倾角变化的实际情况,首次通过理论分析与有限元仿真,研究了纳米MOS器件中STI倾角对沟道应力分布的影响,提出了α=105。的STI倾角优化值。最后,基于硅氧化后体积膨胀2.2倍的特点,提出了一种完全基于常规MOS工艺的应力引入方法。通过分析应力传递路径、氧化温度与时间对应力的影响,提出了温度时间积(TT)的概念,仿真表明,对于H20氧化,TT越小应力越大,以此为基础优化了多晶硅氧化应力引入工艺,并通过实验证实PoS氧化在衬底可引入了将近2GPa的张应力。