论文部分内容阅读
提出了一种用寄存器交换法实现Viterbi译码的完整方案。采用一系列如截短法、用等效的思想简化启动过程、加比选计算并行化等方法，进一步改进了Viterbi译码算法的性能。使软判决位数、交织深度等参数在FPGA模拟时均可配置，并用Verilog硬件描述语言具体实现。基于Virtex5芯片进行综合，最大输出频率可达近200Mbps。利用Modelsim6.0和Haps-54开发板分别做了仿真和FPGA实验，同时搭建真实环境，进行BER性能测试，发现自研的IPCore在信噪比高于5.0时，优于Altera公司的