论文部分内容阅读
实现了一个可驱动传输线的采样时钟频率为50MHz、精度为10位的电阻分压型数模转换器（DAC）。“dualladder”、“best INL”矩阵式布局等新技术的采用，使得电阻串无需校正即可达到10位的精度。同时，通过运放复用技术，可在不消耗额外功耗的前提下实现阻抗匹配，并达到1．2V的输出摆幅。该DAC在0．18μm数字CMOS工艺上得以验证实现，芯片面积为0．5mm^2，积分非线性误差（INL）为±0．45LSB。在3．3V电源供电、50MHz的采样频率下，信噪失真比（SNDR）达到61dB