测试调度相关论文
优化问题在科学研究和工程应用中无处不在,与此相关的众多研究人员需要性能强大的优化算法解决这些对他们的日常工作生活至关重要......
集成电路制造工艺的不断进步和基于IP复用的设计方法学革新,使得SoC芯片得到越来越广泛的应用;同时这又使得SoC芯片结构日益复杂,......
测试调度能够很好的减少测试时间和降低测试成本。通过调度，SOC中尽可能多的IP核可以进行并行测试，然而过度的并行测试会引起功耗过......
在对SOC测试时，SOC测试结构的核心部分是测试访问机制（TAM）和测试调度控制器．文中设计了一种新颖的基于测试总线的SOC测试调度控制器．用......
在系统芯片SOC(system on a chip)设计中实现IP核测试复用的芯片测试结构一般包含两个部分:1)用于传送测试激励和测试响应的片上测......
针对大规模SOC的测试问题,基于不同优先级、资源、芯核约束的SOC测试优化模型,引入了SOC测试调度用神经网络, 同时利用试探性随机......
为了缩短采用系统级芯片设计的电子产品的测试时间，提出了一种基于遗传算法的系统级芯片测试调度总线指定方法。在该方法中，建立了最......
基于扫描链技术的SoC芯片测试可产生比正常使用模式下更大的功耗,这将会对器件可靠性产生不利影响,故在测试时需要将芯片测试功耗......
测试调度是系统芯片测试的一个重要方面,它用于确定把芯片上芯核的测试集分配给测试存取机制的方法,以使得总的测试时间最少.文章......
由于在压缩测试时间和降低测试温度方面的作用,SoC测试调度技术引起了研究者的广泛关注.研究发现,芯片的功耗剖面与热剖面并不一致......
由于芯核的测试时间与芯核内最长扫描链的长度成正比,通过将SoC中的芯核进行成对匹配,使双芯核内最长的扫描链比两个单芯核内最长......
在基于IP核复用技术的SOC（system-on-ch ip,SOC）芯片中,测试资源的稀缺性限制了IP核并行测试的能力,导致了SOC测试耗时过长的局面。......
由于现有TAM（Test Access Mechanism）结构中，被测IP（Intellectual Property）核都是固定地连接在某些TAM总线上，经常会导致测试资源浪费，故......
通过研究SOC测试中满足功耗约束条件的测试规划问题,比较并总结了当前普遍使用的几种功耗约束的SOC测试调度算法。经过对功耗约束......
提出了一种确定性的片上系统（SOC）测试调度算法．在对测试环采取最优分配和平衡优化的基础上，构造了包含4种序列对递增生成方法的循环迭......
采用动态带分复用进行三维片上网络测试规划和调度协同优化研究，在测试中，给IP核动态分配带宽固定的TAM，同一时刻可使多个核的测试数......
三维芯片（3D-SIC）通过硅通孔TSV技术实现电路的垂直互连,有效提高了系统集成度和整体性能。由于三维芯片测试中,用于测试的引脚数和T......
提出了一种改进的基于遗传算法的So C测试调度方法,通过该方法可以有效地优化测试总线的划分,合理调度各个IP核以实现并发测试,能......
针对测试环节在三维(3D)芯片制造过程中成本过高的问题,提出一种基于时分复用(TDM)的协同优化各层之间、层与核之间测试资源的调度......
提出了一种在引脚和功耗限制下3DSoCs的绑定前测试方法。对IP核细粒度划分，将每个IP核的触发器数均衡分布到各层芯片上，利用TSV进行......
在基于总线结构的系统芯片测试中，提出了在考虑扫描控制信号的条件下，采用测试数据切片的测试控制方式来降低测试调度的粒度．从而提高......
针对"多塔"结构的3D堆叠集成电路(3D-SIC)测试耗时很长的问题,提出一种基于量子粒子群优化的测试调度方法,以缩短测试时间.首先,构......
测试调度问题已成为SoC发展的瓶颈,这一NP完全问题经常被抽象成二维装箱问题。传统方法的出发点是将一个IP核分配一组固定的连续的......
随着集成电路制造工艺的不断发展，晶体管特征尺寸持续缩小，单个芯片上集成的IP核数目急剧增加，传统片上系统的总线架构不能适应多核互......
随着多核设备的普及，主流软件系统的构建模式已经由单线程串行转为多线程的并行方式．然而，由于并行程序的不确定性，使得调试并行程序错......
由于数字微流控生物芯片的应用安全要求苛刻,为保证系统的可靠性,需要不断地对芯片进行全面和严格的测试。针对芯片的结构故障,提......
基于NoC重用的测试方法由于受到channel等资源的限制，测试调度问题变的非常复杂．为此提出了一种测试调度方法，综合考虑时间和功耗因素......
随着微电子技术和计算机技术的飞速发展,嵌入式产品广泛应用于消费电子、智能家电、通信设备等多个领域。介绍了嵌入式系统现状,分......
提出了一种功耗约束下的三维堆叠集成电路(3D-SICs)测试调度优化算法。该算法在功耗约束下,协同优化了测试应用时间、TAM总线带宽......
硅通孔技术是实现三维系统芯片的一种新兴的方法.而作为测试基础,测试访问机制和测试外壳则方便了三维系统芯片模块化测试,测试结......
提出用于均衡Wrapper扫描链的交换优化算法以及用于测试调度的局部最优算法,这两种算法依据测试总线空闲率(IBPTB)指标,可从IP层和......
期刊
三维堆叠集成电路测试中的一个关键的挑战是在功耗约束下,在绑定前测试和绑定后测试中,协同优化测试应用时间和测试硬件开销。将传......
提出了一种在功耗及测试并行性约束下三维片上系统(System on Chip,SoC)绑定中测试阶段并行测试的优化策略,通过最大限度地利用测......
DVS-MVI多核SOC凭借低功耗、高性能等优点,受到航空、航天、消费电子等领域广泛的关注。但随着集成电路制造技术迅速发展,DVS-MVI......
<正>随着银行业信息化程度的不断增强,信息系统承载着银行金融服务功能和经营管理功能的软件产品的质量在保障银行的稳定运转方面......
随着集成电路工艺的发展,以IP(Intellectual Property)核复用技术为支撑的片上系统SOC(System-On-Chip)技术正得到飞速发展。SOC测......
随着集成电路工艺复杂度和设计复杂度的提高，集成电路的测试变得越来越困难，可测性设计已经成为解决芯片测试问题的主要手段。基于IP......
随着集成电路制造技术的快速发展，系统芯片SOC逐渐成为现实。SOC将一个完整的系统集成在单个芯片上，从而缩小了系统的体积；SOC减少了S......
基于IP核复用技术的系统芯片(SOC, System-on-a-Chip)有着诸多优势,如性能高、体积小、功耗低、研制周期短等,广泛应用于各种电子......
高线速和数据安全保障的网络处理器在网络未来发展中具有越来越重要的作用。本文以网络处理器项目为基础，针对网络安全处理器的一些......
随着21世纪集成电路制造产业取得巨大突破,三维集成技术成为引领行业延续摩尔定律的重要技术。相比传统二维芯片,三维芯片拥有更高......
随着集成电路集成度和复杂度的提高,越来越多的设计采用基于IP 核的设计方法,必须采用DFT 技术才能解决系统芯片的测试问题。扫描......
内建自测试(BIST)是解决系统芯片(SoC)测试问题的首选可测性设计方法。为了缩短SoC中的BIST测试时间,应该使尽可能多的BIST模块并......
如今,IP的复用技术在芯片上得到了广泛的使用,通过芯片复用的方法,芯片的体积,功耗,性能等一些指标都有了相对的改善。但是面对着......
随着系统芯片(SOC,System on Chip)集成度提高、功能复杂度增加,低功耗SOC设计成为了主流的设计理念。多电压域(MVI,Multiple Volt......
NoC因其可靠性高和可扩展性好等优点,已经被研究的越来越多。集成电路的测试伴随着芯片的设计、验证、生产和后期维护等整个生命周......
