随着集成电路(IC)工艺特征尺寸进入纳米量级，传统平面金属氧化物半导体场效应管(MOSFET)的应用面临诸多挑战。在各种新型半导体器件结构中，最具应用前景的多栅结构MOSFET正成为促进IC持续发展的重要器件。多栅结构MOSFET，如双栅MOSFET、围栅MOSFET和鳍式场效应晶体管(FinFET)的共同点是通过增加栅的数量，使器件的反型层面积和体积均增加，从而提高器件开启时的源漏电流，增强器件的带负载能力。另外，多栅结构使反型层从Si/Si02界面延伸至Si膜内部，减少载流子受到的界面散射，进而增加载流子迀移率。多栅结构器件与新型材料相结合，则可进一步提高器件性能，使特征尺寸得以持续缩小。目前对多栅器件的研究主要集中在改进工艺、引入新材料和建立新器件模型等方面。本论文主要研究纳米尺寸下的短沟道双栅和围栅MOSFET,通过建立可靠的器件物理模型，分析物理参数对器件电学特性的影响，研究影响器件性能的短沟道效应(SCE)，并提出改进方案。论文的主要研究工作如下。首先，通过求解本征或轻掺杂双栅MOSFET沟道电势所满足的二维泊松方程，同时结合考虑电子准费米势的影响，得到了短沟道双栅MOSFET的电势解析模型；在其基础上推导了阈值电压、SCE的解析表达式，并讨论了电子准费米势对沟道电势的影响，以及器件结构对SCE的影响。结果表明，器件开启后，电子准费米势对沟道电势尤其是漏端附近电势具有显著影响，加入电子准费米势的模型比原有模型具有更高的精度；另外，适当减小沟道宽度能提高双栅MOSFET抑制SCE的能力。其次，分别建立了掺杂沟道和非掺杂沟道围栅MOSFET的电势解析模型，导出了各自的阈值电压模型，并研究了掺杂浓度对沟道表面势和阈值电压的影响。结果表明，阈值电压随掺杂浓度增大而增大，通过调整掺杂浓度可得到理想的阈值电压；减小沟道半径同样能有效抑制SCE。最后，由于多栅肖特基源漏MOSFET能减小传统掺杂源漏的寄生电阻和电容，提高多栅器件的电流特性，因此本论文还研究了掺杂隔离技术对肖特基源漏器件性能的影响。通过求解三段连续的二维泊松方程，同时考虑肖特基势垒降低效应，建立了双栅掺杂隔离肖特基MOSFET亚阈值区全沟道连续的电势模型；在此基础上推导了阈值电压和漏致势垒降低效应的解析表达式；研究了掺杂隔离区域不同掺杂浓度时的沟道电势分布，分析了沟道长度和厚度对SCE的影响。结果表明，掺杂隔离区域能改善肖特基MOSFET的电流特性；对于短沟道双栅掺杂隔离肖特基MOSFET，适当减小沟道宽度能有效抑制SCE。为验证本论文所建模型的有效性和准确性，利用TCAD软件Sentaums进行了模拟研究。结果表明，模拟结果与由模型得到的计算结果能较好地吻合。因此，本论文建立的器件模型对设计、制备和应用新型多栅结构MOSFET具有有益的参考意义。