论文部分内容阅读
本论文的研究工作是西北工业大学航空微电子中心承担的国家自然基金项目“可重构计算中控制配置策略研究”的一部分。 可重构计算技术是一个新兴的研究领域，是指在数字系统制造完成以后，其硬件结构可以根据需要重新配置的技术。结合了通用处理器和专用处理器二者的优点，在概念上既有ASIC一样高效硬件电路实现也有类似于通用处理器的灵活性。目前大多数可重构计算技术的研究成果基本由现场可编程门阵列器件FPGA和通用处理器构成，由可编程器件提供对复杂运算的加速计算能力。本论文主要研究可重构计算技术在加密方面的应用基础问题。 加密算法有许多种，即使对于同一种加密算法，因密钥长度或迭代深度的不同而使得硬件实现有所差异。在现场可编程逻辑阵列FPGA上，实现多种加密算法以及不同长度密钥的RSA算法的可重构，在目前对开展可重构计算技术在加密方面的应用基础研究和研发有自主版权的加密硬件技术有一定的意义。 本论文主要的研究工作： <1> 对现有的对称加密算法DES算法和非对称加密算法RSA算法进行分析，使其易用硬件实现； <2> 基于可重构思想和特点，完成64位DES算法和256位～1024位模长RSA算法的可重构硬件的设计； <3> 采用自顶向下的设计方法，利用HDL语言对DES/RSA设计进行功能描述，并完成软件仿真，综合和布线； <4> 在可重构计算验证平台上进行算法验证，并对设计的可重构和设计的进一步优化进行讨论。 本课题的设计与实现以航空微电子中心的可重构计算系统为硬件环境，此系统由通用处理器和现场可编程阵列逻辑组成，是混合系统，在当前一些应用领域如嵌入式微处理器系统等具有非常看好的应用前景。