论文部分内容阅读
实现高压和低阻是功率器件关键目标，然而，高击穿电压BV（BreakdownVoltage）需漂移区浓度低且漂移区较长，因此，比导通电阻Ron,sp（SpecificOn-Resistance）与击穿电压之间存在矛盾关系Ron,sp∝BV2.5，即“硅极限”。为缓解此矛盾关系，业界人士提出了许多改进措施。因此本文围绕该目标，提出以下三种新型功率器件结构。（1）提出一种低阻双栅SOI（Silicon-On-Insulator）Triple RESURF（ReducedSurface Field） MOSFET（MetalOxideSemiconductor Field Effect Transistor）结构。该器件的特点采用双栅及在N型漂移区内引入P埋层。首先，P埋层、N型漂移区及埋氧层形成了Triple RESURF结构，这不仅提高了漂移区的最优浓度，而且调制了电场；其次，由平面栅和槽栅构成的双栅为器件提供了双导电通道，同时槽栅拓宽了电流通路和优化了电场分布。因此，以上两点显著地降低了比导通电阻和提高了击穿电压。通过仿真优化获得DG-T-RESURF（Double Gate Triple ReducedSurface Field） MOSFET的比导通电阻为8.7mΩ·mm2、击穿电压为336.8V。与PG-S-RESURF（Planar Gate Triple Reduced Surface Field）比， DG-T-RESURFMOSFET的比导通电阻下降了63%，击穿电压提高了14%。另外，槽栅也在高低压电路起到隔离槽的作用，这简化了工艺和缩小了器件面积。（2）提出一种带有凹漏与双栅的低阻SOI MOSFET器件。该结构的特点采用双栅和凹漏结构。首先，由平面栅和槽栅结合形成的双栅为器件提供了双导电通路，同时槽栅和凹漏相结合大大缩短了电流路径和开阔了电流通路；再次，在器件表面引入的P-top形成Double RESURF结构，不仅增强了漂移区的掺杂浓度，而且调制了表面电场的分布。因此，该结构在保持高的耐压情况下，大幅降低了器件的比导通电阻。最终仿真获得DGRD（Double Gate RecessedDrain）MOSFET的比导通电阻和耐压分别为4.151m·cm2和233V。在保持相同耐压下，分别与槽栅SOI MOSFET和传统的MOSFET相比，比导通电阻分别下降了36%和33%。（3）提出一种高压低阻槽型SOI功率器件。该器件结构特点是采用多槽，即在漂移区内引入两个氧化槽和一直延伸到埋氧层的槽栅。首先，双氧化槽折叠了漂移区，即缩短了器件尺寸，同时和槽栅一起调节了电场分布；另外，槽栅不仅拓展了电流路径而且起到隔离槽作用，这简化了工艺和节约了成本。在相同的器件尺寸21.5μm下，我们最终获得SOI MT（Multiple Trench） LDMOS（Lateral DiffusedMetal Oxide Semiconductor）的击穿电压由传统LDMOS的309V提高到632V，比导通电阻由传统LDMOS的419m·cm2下降为36.6m Ω·cm2。利用软件MEDICI和TSUPREM4，对以上三种新结构的工作机理和关键参数进行研究和分析，同时根据国内的工艺现状设计出了一套可实施的工艺流程方案。