随着集成电路技术的快速发展,人们对数据转换和信号处理过程中数/模(D/A),模/数(A/D)转换器的精度要求也越来越高。相对于其他类型的数模转换器,基于过采样和∑-Δ噪声整形技术的数模转换器不需要高精度和大规模的模拟元件就能达到很高的转换精度(大于等于16位),它们被广泛的应用于高质量的音频信号处理,高精度的测量及远距离通信等领域,成为DAC设计的研究热点。本文研究了可应用于音频系统的高精度过采样数模转换器中的多位量化调制滤波技术。所设计的插值滤波器可以对输入信号进行128倍过采样;由于高阶∑-Δ调制器存在非线性和不稳定性问题,所设计的调制器的结构选用4阶、采用3比特输出。为了减小输出单元间的失配误差,还设计了采用DWA算法的输出电路。本文在充分调研了相关文献的基础上,建立了∑-Δ调制器的线性分析模型,给出了完整的设计流程。借助Matlab软件的计算和仿真,设计了可以处理24比特精度4阶3比特输出的∑-Δ调制器。该调制器通带内的信噪比很高,仿真值大于152dB,实现了很好的抑制带内噪声的目标。最终得到了只需加法器和移位器就可实现的简单的调制器结构,节省了功耗。本文设计的插值滤波器由两级半带滤波器和四级积分梳状滤波器构成。对半带滤波器,本设计采用Tapio Saramaiki FIR滤波器设计方法,在保证滤波效果的基础上,与传统的直接形式实现的半带滤波器相比,节省了近40%的加法器和移位器;并对其中的子滤波器结构通过硬件复用技术进行了进一步优化,使结构得到了充分简化。在系数实现上,对CSD编码和MSD编码进行了比较,通过使用MSD编码使用移位相加替代了乘法运算,减小了硬件规模。本文采用开关电容(SC)技术完成内部3比特D/A转换器的设计。通过采用温度计编码,使用7个电平完成3比特模拟电平的转换。为了减少电容单元间的失配程度,在动态单元匹配算法基础上,采用数据加权平均算法(DWA)把个单元间的失配误差调制到高频处,设计了可以实现DWA算法的电路,减小了基带内的失配噪声,提高了输出信噪比。本文设计的∑-Δ调制器和插值滤波器在Xilinx VirtexⅡ系列FPGA器件下得到硬件实现和功能验证。对于输入采样率为44.1KHz的音频信号,系统输出3比特码流的带内信噪比可以达到24比特数据转换应用的分辨率要求,为最终实现24位音频∑-ΔDAC打下扎实基础。本研究受上海市科委AM基金(AM0513)资助。