随着信息社会的发展,信息安全受到越来越大的威胁。加密技术的出现使得信息安全得到了保障,使用加密算法进行数据加密可以有效的防护信息泄露。本系统基于混沌相关理论及AES算法原理,针对如何提升加/解密安全性以及如何在不增加大量资源的基础上提高算法实现速率这两个问题提出了优化方案。本系统基于混沌系统的不可预测性,将混沌系统的初值和有效迭代起始轮数作为系统密钥,并将基于Qi超混沌产生的混沌伪随机序列作为AES算法的初始密钥应用于AES算法中,提高加/解密安全性。密钥扩展部分采用加密和解密分开设计的方式,解密密钥扩展仍然采用常规方法,而加密采用密钥扩展与轮变换并行的方式,在执行轮变换的同时进行该轮轮密钥的密钥扩展,使密钥扩展实时的给轮变换提供轮密钥,在不增加额外资源的同时节省密钥扩展时间,提高加密速度。行移位变换与字节替换变换相融合,在字节替换后直接改变字节的输出顺序实现行移位,将两个模块变为一个模块,用一个模块同时完成字节替换和行移位两个模块的功能,节省行移位模块的逻辑资源。复用列混淆模块供加密和解密算法使用,并将有限域GF（2~8）中各字节与{02}、{04}的乘法运算结果存储于双端口ROM中,列混淆与逆列混淆可直接查表使用,从而简化AES算法的运算过程,节省逻辑消耗,提升算法实现速率。将AES算法加密轮变换和解密轮变换中的互逆变换做成共享模块,模块既能完成加密轮变换功能也能完成解密轮变换功能,节省大量的逻辑资源。本系统采用Verilog HDL语言最终在Altera公司Cyclone IV系列的EP4CE30F23C8N芯片上完成了系统的设计搭建,并且对系统进行了仿真验证和硬件测试。测试结果表明,本系统能够正确的完成数据的加/解密,系统总共消耗12769个逻辑单元,而优化后的AES算法仅占用1986个逻辑单元,优化后的AES算法的加密速度较优化前提升了40%,满足优化设计要求。