随着集成电路进入深亚微米时代，功耗问题已成为超大规模集成电路设计考虑的重要因素。本文对逻辑电路层次低功耗设计、嵌入式RISC处理器设计及其低功耗研究进行了深入研究。 触发器是数字电路中的重要结构单元。在传统触发器结构的基础上，本文提出了单闩锁结构边沿触发器设计，它通过利用时钟信号的竞争冒险产生窄脉冲控制单一锁存器以实现触发器的一次状态转换功能。在二值单闩锁结构边沿触发器的基础上，把利用时钟信号竞争冒险的思想应用于三值电路中，提出了基于CMOS传输门的二值D型时钟信号竞争型边沿触发器。并且从传统主从结构触发器出发，提出了简化结构的维持阻塞型触发器设计。 针对数字电路中大量存在的冗余现象，本文讨论了冗余抑制原理以及相应的冗余抑制技术。为消除时钟信号的兀余跳变，提出了利用时钟两个方向跳变的双边沿触发器逻辑发计并应用于时序电路设计中。为抑制时序电路中的冗余现象，研究了时序电路的门控时钟技术，并利用T型触发器进行时序电路设计。利用冗余态的多码状态分配进行优先编码、通过对处于冗余态的触发器门控时钟来降低功耗。 超标量RISC微处理器是精简指令结构(RISC)的进一步发展，它通过增加并行流水执行单元并结合片上硬件动态调度来提高指令并行度。本文对超标量的体系结构特点进行了深入分折，探讨了超标量处理器中采用的各项技术。在此基础上，从系统芯片集成(SOC)的角度设计了嵌入式32bit定点超标量RISC软核，着重实现其中的跳转预测功能。并从系统层次对RISC处理器进行功耗分析，分别从改进指令体系结构、处理器数据通路、降低系统工作电压和动态降低功耗四个方面进行低功耗研究。