由于通信技术快速发展,便携式设备使用频率大幅增加,为了提高手机等设备的续航时间和降低散热成本,必须在芯片设计和实现时将功耗考虑其中。目前国内外在低功耗设计领域已经有了一定的研究,但是随着芯片时钟频率和集成度越来越高,低功耗设计也随之变得更加复杂。由于低功耗技术一般都会对电路本身带来一定的影响,因此针对不同的设计需要合理规划对其使用的低功耗方案。本文主要完成了一款28nm手机通信芯片中2G通信AHB模块的UPF设计、完成了该模块基于UPF的低功耗物理设计,并提出了基于数据通路在物理设计阶段降低动态功耗的方案,对其进行探索并且将该方案实现在AHB模块的低功耗物理设计中。本文首先研究了集成电路中低功耗理论知识,对Accelera UPF v1.0标准进行了分析,并根据AHB模块的功耗意图,完成该模块电路UPF的设计;制定了AHB模块基于UPF的低功耗物理设计方案,并完成了该模块的低功耗物理设计,实现了布图规划、电源规划、布局、时钟树综合、布线等设计,并在设计中引入了形式验证,使用等价性检查方法确保物理了设计的一致性;深入研究了数据通路优化动态功耗(DPRDP,Dynamic Power Reduction of Data Path)的思想方法,并将之实现于AHB模块低功耗物理设计中,在之前的低功耗物理设计的基础上实现了降低动态功耗;深入分析DPRDP动态优化方法对物理实现的时序、运行时间和布线的影响,探讨其在未来项目中或其他模块可适用的可能性。本设计采用台积电28nm工艺完成了AHB模块的物理设计,设计过程中物理实现和功耗分析过程使用了新思(Synopsys)公司的IC Compiler工具,等价性检查采用了Cadence公司的Conformal LEC工具,使用新思(Synopsys)公司的Prime Time工具完成了本设计的静态时序分析。本设计采用基于数据路径优化动态功耗的方法使AHB模块的动态功耗达到10.31mw,较优化前动态功耗降低了15%,总体功耗达到30.10mw,较优化前总体功耗减少了8%的成果,同时从时序、运行时间和布线拥塞三方面分析对比并未发现此方法对AHB模块的物理设计造成明显的困难。最后展望此方法更适用的条件、范围以及实现的可能性。该芯片已于2015年7月生产流片成功,目前通过测试,处于进一步系统开发阶段。