外延生长是制作4H-SiC器件的关键工艺之一，外延层的质量直接决定了器件的性能。本文研究了4H-SiC外延生长与BJT器件特性的关系，设计和优化了相应BJT器件的外延生长工艺。首先采用Sentaurus软件对4H-SiC BJT器件进行了仿真研究。通过软件仿真和与现有的实验结果相比较，对4H-SiC材料的模型及参数进行了校正，其后选择合适的参数，仿真缓变基区BJT器件的特性，并与基区均匀掺杂的BJT对比，结果表明基区缓变对器件的电流增益，截止频率都有明显的提升，但会导致Early Voltage降低。基于这一结论，本文设计了一种基区双层缓变掺杂的BJT掺杂分布。然后设计了相应的缓变基区BJT的外延生长工艺步骤。工艺研究从CVD原理开始，详细阐述了生长参数对碳化硅外延层的质量和生长速率的影响，并总结了现在外延层生长中遇到的主要缺陷，如深能级缺陷、三角缺陷、基面位错等。通过分析外延层中缺陷的产生机理，对其后的外延生长提供指导。在详细的介绍了外延设备（VP508）的掺杂浓度控制方法之后，本文给出了控制BJT掺杂浓度的工艺参数，并设计了BJT的外延片的生长工艺流程。最后为外延片的表征测试。光学显微镜下没有观察到明显的形貌缺陷，表明外延层的表面良好，原子力显微镜测得表面平坦，表面粗糙度均方根为0.207nm；Raman和X衍射光谱分析分析表明生长的外延层的结晶质量良好，无其它晶型，但外延层中存在较多缺陷；SIMS测试表明外延片的掺杂和各层的厚度满足预期要求，适用于BJT的制作。